
第 2 章 逻辑门电路 Logic Gates

§ 2.1 概述 Introduction

用以实现逻辑运算单元电路称为逻辑门电路。



逻辑门 Logic Gates


输出 ～ 输入　　逻辑函数

逻辑运算和逻辑门:

二进制系统:
- 逻辑高 (Logic 1)
- 逻辑低 (Logic 0)

用电压（电平）表示逻辑高和低：

正逻辑 { **逻辑高 – 高电平**
逻辑低 – 低电平



获得高 (logic 1)、低 (logic 0) 输出电平的基本原理：

开关 S	输出电位 V_o
断开	高
接通	低

S { **Diode**
Transistor
MOS FET


输入信号 V_i 控制其工作在截止和导通两个状态，S 起开关作用。

§2.2 逻辑门电路 Logic Gates

2.2.1 基本逻辑门 Basic Logic Gates

1. 与门 (AND)

1）与开关电路




$$\begin{cases} 1 & \text{亮} \\ 0 & \text{暗} \end{cases} \qquad \text{开关 A.B} \begin{cases} 1 & \text{闭合} \\ 0 & \text{断开} \end{cases}$$

两个开关串联

只有当 *A* 和 *B* 都闭合 (逻辑 1), 灯 (*F*) 才亮(逻辑 1)。

2) 真值表 Truth Table



表：输入的所有可能取值按二进制数大小排列在左；对应的输出列在右。


A	B	F
0	0	0
0	1	0
1	0	0
1	1	1


3) 与功能

输入只要有低，输出为低；

输入都为高时，输出为高。

4) 与门符号及表达式





最多 8 输入端

ANSI/IEEE 标准符号

American National Standard Institute


/ Institute of Electrical and Electronics Engineers

表达式: $F = A \cdot B = AB$

(A and B) (逻辑乘)

5) 与门电路

A	*B*	*F*
0	0	0
0	1	0
1	0	0
1	1	1



当 *A*=0 (Low), D1 导通,

D1钳位 0.7 V, *F* = 0.7 V

→ 0 (Low)

当 *B*=0, or *A*=*B*=0 时，

情况相同。(真值表前3行)

当 *A*=*B*=1 (High, 6 V), D1 和 D2 都截止,

F=1 (High, 6 V)　(真值表最后1行)

6) 与运算　AND operation

$0 \cdot 0 = 0$

$0 \cdot 1 = 1 \cdot 0 = 0$

$1 \cdot 1 = 1$

$A \cdot 0 = 0$

$A \cdot 1 = A$


$A \cdot A = A$

$\overline{A} \cdot A = 0$


A: 变量输入

7) 波形图，时序图

Output waveforms
Timing diagrams



输出波形必须对应输入波形




A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

输入只要有低，输出为低；
输入都为高时，输出为高。

2. 或 (OR)

1) 或开关电路



2) 真值表

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

两个开关 (*A*, *B*) 并联

任何一个开关闭合, 灯 *F* 亮。


3) 或功能描述

或关系：

只要有一个输入为高电平1，输出就为高电平1；

只有输入全为低电平 0 时，输出才为低电平0。

4) 或门符号及表达式




AB 输入

$F = A+B$　逻辑加

5) 或门电路

A	*B*	*F*
0	0	0
0	1	1
1	0	1
1	1	1



当 *A*=*B*=0 (-6 V, Low),

D1 和 D2 截止, *F*=0 (Low);

当 *A*=1 (High), D1 导通,

F = 1 (High).

(减 0.7 V 仍为高电平)

当 *B*=1, or *A*=*B*=1 时，情况相同.

6）或运算

0+0= 0

0+1= 1

1+1= 1


A+0= A

A+1= 1

A+A= A


$A+\overline{A}=1$

7）波形图



3. 非门 (NOT)

1) 非开关电路



如果 *A* 闭合，灯 *F* 灭。


2) 真值表


A	*F*
0	1
1	0

3) 非功能描述

输出与输入波形相反，产生反向输出波形。


4) 非门符号及表达式





$$F = \overline{A}$$

5) 非门电路




V_i	V_o	
0	E_c (1)	T 截止
1	V_{ces}(0)	T 导通

6) 非运算

$$\overline{0}=1 \qquad \overline{1}=0$$

$$\overline{\overline{A}}=A \qquad A\cdot\overline{A}=0 \qquad A+\overline{A}=1$$


7) 波形图



2.2.2 复合逻辑门　Integrated Logic Gate


逻辑门及表达式

1. 与门（AND）




$F = AB$

2. 或门 (OR)




$F = A+B$

3. 非门 (NOT)




$F = \overline{A}$


4. 与非门 (NAND)




$$F = \overline{AB}$$




5. 或非门 (NOR)



$$F = \overline{A + B}$$




6. 与或门 (AND-OR)



$$F = AB + CD$$


7. 与或非门 (AND-OR-NOT)




$$F = \overline{AB + CD}$$

8. 异或门 (XOR： Exclusive - OR)

$$F = A \oplus B$$
$$= \overline{A}B + A\overline{B}$$





国内使用

真值表:

A	B	F(xor)
0	0	0
0	1	1
1	0	1
1	1	0

输入端只有2 个且必须 2 个，两输入相异时输出高电平。

功能:


比较(判断)两输入是否相异:


Yes: 1 (肯定)

No: 0 (否定)

9. 同或门 （XNOR： Exclusive-NOR)

真值表:





$F = A \odot B = AB + \overline{A} \cdot \overline{B}$

$F = \overline{A \oplus B}$


A	B	F (XOR)	F(XNOR)
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1


同或门2输入，输出与异或门相反；两输入相同时输出高电平。

功能：比较(判断)两输入是否相同 $\begin{cases} \text{Yes: } 1 \\ \text{No: } 0 \end{cases}$

10. 集电极开路与非门

(OC：Open collector NAND Gate)






国内使用

$$F = \overline{AB}$$

11. 三态门 (TSL：Three State Logic)

Tristates: 1, 0, Hi-Z (高阻态)
impedance

1) 高电平有效 (Active High)




EN: 使能输入端 enable input

EN=1, $F = \overline{AB}$ (与非门)

EN=0, F = Hi-Z (高阻抗)


2) 低电平有效 (Active Low)



EN=0, $F = \overline{AB}$ (与非门)

EN=1, F = Hi-Z

12. 传输门 (TG： Transmission Gate)



***C*： Control**

C=1, $\overline{C}=0$**，*F=A*** **(开关合上信号传过）**

C=0, $\overline{C}=1$**，** **(开关断开）**

§2.3 TTL 集成门电路

TTL Integrated Logic Gates

Transistor-Transistor- Logic


2.5.1 TTL集成电路概述（自学）

2.5.2 TTL 与非门 TTL NAND Gates


1. 工作原理

两输入与非门 $F = \overline{AB}$

T1: 两发射极 (多发射极), 两个be结



$$F = \overline{AB}$$



与非门真值表


A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

A 或 *B* 或二者为低，*F* 为高电平

→ *A* 和 *B* 都为高电平时，*F* 为低电平

1） 入端有低　(either or both)

A 或 *B* 或二者接地，
T1导通，电流从 +5 V
电源经 R1 和 T1 到地。




$$I_i = \frac{5-0.7}{4\times10^3} = 1.1\ \text{mA}$$

$V_{b1} = 0.7$ V　　$V_{c1} = V_{b2} = 0.3$ V


0.3 V 不足以使 $T2_{be}$ 正向导通

∴T2 截止，T5 截止

T2、T5 截止　等效电路:



$V_{b4} \approx 5$ V



输出

$F = 5 - 0.7\ \text{V} - 0.7\ \text{V} = 3.6\ \text{V}$


$T4_{be}$　D3

典型高电平

输入端有低电平，输出为高电平.

关门状态

2) 入都为高 (*A* 和 *B* 都为高电平) 3.6 V



A 和 *B* 都是 3.6 V,

T1 导通 ,

V_{b1} 钳位 4.3 V (=3.6+0.7),

V_{b2} 钳位 3.9 V (=3.6+0.3).


3.9 V 足以正向导通

$T2_{be}$ 和 $T5_{be}$ 结。

∴ T2, T5 导通

电流从 +5 V电源, 经 T1,T2 和 T5 流向地.

等效电路:



输入全高, 输出低.

开门状态

实现与非功能:

$$F = \overline{AB}$$

T2 和 T5导通,

$$V_{b4} = V_{be5} + V_{ce2}$$

$$= 0.7 + 0.3 = 1.0\ \text{V}$$

V_{b4} 不足以

正向导通$T4_{be}$ 和 D3

T4, D3 截止

输出:


$F = V_{ce5} = 0 \sim 0.3\ \text{V}$ (低)

T5 饱和压降

§2.3.4 其他类型TTL门电路

1. TTL 非门

TTL 非门与 TTL 与非门基本相同。




$$F = \overline{A}$$

2. 或非门 $F=\overline{A+B}$

A: T1, T2, R_1

B: T1′, T2′, R_1′ } 相同电路



中间级和输出级和与非门相同

集电极 → T4

发射极 → T5

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

A: 高 { T2, T5 导通; T4, D3 截止 } F: 低

B: 高 { T2', T5 导通; T4, D3 截止 } F: 低

只有当 A 和 B 同时低 { T2', T2 都截止; T5 截止; T4、D3导通 } F: 高

$F=\overline{A+B}$


3．与或非门　　$F=\overline{AB+CD}$

或非门的输入端 ⟹

多发射极晶体管

$F=\overline{X+Y}$

（$X=AB,\ Y=CD$ ）



X Y	F
0 0	1
0 1	0
1 0	0
1 1	0

*A*和*B*都高(*X*高)，*F* 低；


*C*和*D*都高(*Y*高)，*F* 低；


只有当 { *A* 和 *B* / *C* 和 *D* }

$F=\overline{A\cdot B+C\cdot D}$

不同时为高 时 ⟹ *F* 高

4. 异或门





***A, B* 都高**

- T6, T9 导通
- T8 截止

⇒ ***F* 低**

***A, B* 都低**

- T2, T3 发射极导通
- T4, T5 截止（V_{7b}高）
- T7, T9 导通
- T8 截止

⇒ ***F* 低**

***A, B* 不同**

- T1 导通, T6 截止
- T4, T5 之一导通（V_{7b}低），→ T7 截止
- T9 截止, T8 导通

⇒ ***F* 高**


$F = A \oplus B$

5. 集电极开路与非门 （OC）

当需要下面运算时

$$F = F_1 \bullet F_2 = \overline{AB} \bullet \overline{CD}$$

有一种连接方法
如图




$$F = F_1 \bullet F_2$$
$$= \overline{AB} \bullet \overline{CD}$$

这种连法称“线与”

普通TTL门电路禁止这种连接方法

原因：




TTL 门输出电阻很小。如果 *G1* 输出高，而 *G2* 输出低，会形成一个很大电流 *I* 从 *G1* T4 流向 *G2* T5.

导致：

I { **G2 T5 烧毁**；**输出 *F* 脱离标准逻辑电平**


非 1 非 0, 逻辑错误。

OC门:




集电极开路与非门去掉了T4和D3, 用一个上拉电阻 R_L 替代。

选择适当V_{cc}'和 R_L 值，就可以实现输出高电平和线与。



(负载电阻的计算，见书)

OC 门符号:




$$F = \overline{AB}$$

$$F = F_1 \bullet F_2 = \overline{AB} \bullet \overline{CD} = \overline{AB + CD}$$

6. 三态门 TSL

三态门输出:

高，低, 高阻抗 (Hi-Z)




高阻抗是T4 和 T5 管都截止，输出对地和对电源 E_c 都为高阻抗.

输出是悬浮的终端，既不是逻辑低也不是逻辑高电平.

实际中, 输出端是一个几兆欧或更大的电阻.

TTL 三态门

高电平有效　$EN=1,\ F=\overline{AB}$



三态钳位电路示意图

EN= 1，T6倒置放大, T7导通，T8 截止, T8 集电极开路; 三态钳位电路不起作用，输入完全取决于A、B。 $F=\overline{AB}$

EN = 0，T7截止，T8 导通，

V_{b4} **钳位 0.3 V,**

T4 D3 截止

T1 导通， V_{b2} **= 0.3 V**

T2 T5 截止


***F*: Hi-Z　悬浮导线**

三态门:

符号:


高电平有效

$$\begin{cases} \text{EN=1, } F=\overline{AB} \\ \text{EN=0, } F\text{: Hi-Z} \end{cases}$$



低电平有效

$$\begin{cases} \text{EN=0, } F=\overline{AB} \\ \text{EN=1, } F\text{: Hi-Z} \end{cases}$$




三态门的出现为电路带来革命性的变化。三态门的基本用途是在数字系统 (包括计算机) 中构成总线 (BUS, 公共通道)。

两个门相连用一条线， *n* 个门中任意两个门相连需要C_n 条线：

$$C_n = \frac{n(n-1)}{2}$$

用三态门只需一条线将所有计算机连到“BUS” 上.



高电平有效三态门：

EN=1，连接 BUS

EN=0，与 BUS 断开

三态门可以接任意多门,构成右图分时传送数据总线。没有负载电阻限制。

三态门不是“线与”功能，是“总线”功能。

§2.6 MOS 逻辑电路

MOS Logic Circuits

MOS 逻辑电路的基本单元为MOSFET

Metal Oxide Semiconductor Field Effect Transistors

Transistor : 电流控制元件. $i_c = \beta i_b, \quad i_b \rightarrow i_c \rightarrow V_o$

MOSFETs: 电压控制元件.


MOSFET:


- 优点： 工艺简单，成本低，体积小，功耗低
- 缺点： 速度慢

CMOS: 速度快

使用**MOSFETs** 的开关功能.

N-channel MOS






input $V_{GS} \geq V_T$ （$V_T > 0$）


NMOS ON

E_D = 5 V ~ 15 V

V_T = 2 V ~ 2.5 V

P-channel MOS






input $|V_{GS}| \geq |V_T|$ （$V_T < 0$）

PMOS ON $-E_D$

在使用中，NMOS采用正电源，PMOS采用负电源。MOS管的衬底电位接法是：N沟道衬底接电路中最低电位，P沟道衬底接电路中最高电位。

MOSFET 开关电路

NMOS 开关电路



当 $V_i = V_{GS} < V_T$，NMOS 截止。


MOSFET 在截止状态的电阻 R_{OFF}

$$R_{OFF} \geq 10^{10}\,\Omega$$

MOSFET的 *D*-*S* 结等效于断开.

只要 $R_D \ll R_{OFF}$，输出为高电平：$V_{OH} \approx E_D$.

NMOS 开关电路



当 $V_i > V_T$，NMOS处于恒流区，NMOS的导通电阻：

$$R_{ON} \sim 1\ \text{k}\Omega$$

只要 $R_D >> R_{ON}$，输出为低电平：

$$V_{OL} \approx 0.$$

MOSFET的 *D-S* 结相当于 短路.

输入低电平，MOS 截止，输出高电平；
输入高电平，MOS 导通，输出低电平。 } 非门


Inverter，NOT Gate

2.6.1 NMOS 门电路

NMOS Gate Circuits

1. NMOS 非门

NMOS 非门含有两个 N-沟 FETs:



负载管

驱动管

$R_{ON\,1}$=100 kΩ

T_1：负载管

T_2：驱动管, 接输入 *A*


负载管T_1栅极接 E_D，总是导通，基本作用为负载电阻 (有源负载省面积)

输入 A = 0 V (logic 0),

$V_{GS2} < V_T$,

T_2 截止,

$R_{off} \geq 10^{10}\ \Omega$



R_{on1}=100 kΩ

输出:

$$F = \frac{10^{10}}{10^5 + 10^{10}} \times E_D \approx E_D$$


$F = E_D$ (logic 1)

∴ A = 0, F = 1

输入 A = 5 V (logic 1),

$V_{GS} > V_T$，T_2 导通,

R_{on2} = 1 kΩ



$$F = \frac{R_{ON2}}{R_{ON1} + R_{ON2}} E_D = \frac{1k}{100k + 1k} E_D$$

$$\approx 0.01 E_D$$

$\therefore F$ = 0 (logic 0)


实现逻辑功能 $F = \overline{A}$

真值表

A	T_1	T_2	F
0	on	off	1
1	on	on	0

对MOS逻辑门，采用MOS管导通和截止状态电阻的不同，用分压的方法来分析输出逻辑电平的高低。

2. NMOS 与非门



R_{on1}=100 kΩ

负载管

驱动管

驱动管

两个驱动管 T_2 和 T_3 串联，输入分别为 *A* 和 *B*.

输入、输出列于真值表:

A B	T_1	T_2	T_3	*F*
0 0	on	off	off	1
0 1	on	off	on	1
1 0	on	on	off	1
1 1	on	on	on	0


∴输出 $F = \overline{AB}$

两个NMOS驱动管 串联，实现与非关系。

3. NMOS 或非门

R_{on1}=100 kΩ

负载管



两个驱动管 T_2 和 T_3 并联，输入分别为 A 和 B.

A B	T_1	T_2	T_3	F
0 0	on	off	off	1
0 1	on	off	on	0
1 0	on	on	off	0
1 1	on	on	on	0

$$\therefore F = \overline{A+B}$$

两个NMOS驱动管并联，实现或非关系。


注意:

无负载管不是逻辑电路

4. 例: 画出下式的 NMOS 电路图

$$F = ABC + \overline{C}D$$


$$F' = \overline{ABC + \overline{C}D}$$



2.6.2 CMOS 门电路 CMOS Gate Circuits

互补型MOS (CMOS：complementary) 逻辑门在一个电路中同时包含*P*- 和 *N*- 沟道FET。

1. CMOS 非门



PMOS: 负载

NMOS: 驱动

$E_D = 10$ V

$E_D > (V_{TN} + |V_{TP}|)$

$V_{TN} = |V_{TP}|$

大于两门坎电压代数和

$A = 0$，T_N 截止，T_P 导通

($V_{GSN} < V_{TN}$,

$V_{GSP} = 0 - E_D = -E_D$

$|V_{GSP}| > |V_{TP}|$)


$F = E_D = 1$

$A = 1$，T_N 导通，T_P 截止

($V_{GSP} = E_D - E_D = 0$

$< |V_{TP}|$)

$F = 0.01E_D = 0$




A	T_P	T_N	F
0	on	off	1
1	off	on	0

$$F = \overline{A}$$

2. CMOS 与非门

$R_{off}=10^{10}\ \Omega$

A B	T_{N1}	T_{N2}	T_{P1}	T_{P2}	F
0 0	off	off	on	on	1
0 1	off	on	on	off	1
1 0	on	off	off	on	1
1 1	on	on	off	off	0




两个驱动管 T_{N1} 和 T_{N2} 串联.

两个负载管 T_{P1} 和 T_{P2} 并联。

功能：与非

$$F=\overline{AB}$$



3. CMOS 或非门:

A B	T_{N1}	T_{N2}	T_{P1}	T_{P2}	F
0 0	off	off	on	on	1
0 1	off	on	on	off	0
1 0	on	off	off	on	0
1 1	on	on	off	off	0


功能: 或非

$$F = \overline{A+B}$$

两 NMOSFETs 并联作为驱动管.

两 PMOSFETs 串联作为负载管.

4. CMOS 三态门



$\overline{EN}$ 为一个整体，
表示低电平有效

低电平有效三态门

T_{P1}、T_{N1}：非功能


增加 T_{N2} 和 T_{P2} 分别与驱动管 T_{N1} 及负载管 T_{P1} 串联

$\overline{EN}=1$ { T_{N2}、T_{P2} 截止，
F 悬浮 (F = Hi-Z);


$\overline{EN}=0$ { T_{N2}、T_{P2} 导通
T_{N1}、T_{P1} 非门工作

$$F=\overline{A}$$

MOS电路输入电阻 $R_{GS} > 10^{10}\,\Omega$, 所以无论外接电阻多大，都是：接地 $\rightarrow 0$，$E_c \rightarrow 1$。



$F_1 = 1$



$F_2 = 0$

CMOS 电路不用的输入端一定不能悬空（静电保护）悬空时入端无电流，高输入阻抗（$>10^{10}\,\Omega$)会使沟道被静电击穿。